# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-210646

(43) Date of publication of application: 03.08.2001

(51)Int.CI.

H01L 21/3205 H01L 21/768 H01L 23/12 H01L 25/065 H01L 25/07 H01L 25/18

(21)Application number: 2000-309006

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

10.10.2000

(72)Inventor: MURATA AKIHIRO

(30)Priority

Priority number: 11325581

Priority date: 16.11.1999


Priority country: JP

## (54) SEMICONDUCTOR CHIP AND ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, AND CIRCUIT SUBSTRATE AND ELECTRONIC **EQUIPMENT**

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device for securing electrical conduction from a side surface.

SOLUTION: A plurality of layers of protection films 20A and 20B are provided on an active element formation surface 18 of a semiconductor chip 10. The protective films 20A and 20B are formed by a polyamide resin and are flexible. Terminals 14A and 14B, that are electrically connected onto electrode pads 12A and 12B, are provided separately from the active element formation surface 18. The terminals 14A and 14B are exposed from side surfaces 28A and 28B of the protective films 20A and 20B.



### **LEGAL STATUS**

[Date of request for examination]

21.02.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

·			·
	. •		

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

			·
		·	
$\cdot$			

### (19) 日本国特許庁(JP)

# (12)公開特許公報 (A)

# (11)特許出願公開番号 持開2001—210646

(P2001-210646A) (43)公開日 平成13年8月3日(2001.8.3)

(51) Int. Cl. 7	識別記号	FΙ		デー	-マコード (参考)
HO1L 21/3205		H01L 23/12	501	T 5F033	3
21/768			501	P	
23/12	501	21/88		T	
		21/90		A	
25/065		25/08		В	
		審査請求 有 請求項の数32	OL	(全19頁)	最終頁に続く

(21) 出願番号 特願2000-309006 (P 2000-309006)
(22) 出願日 平成12年10月10日 (2000. 10. 10)
(31) 優先権主張番号 特願平11-325581
(32) 優先日 平成11年11月16日 (1999. 11. 16)
(33) 優先権主張国 日本 (JP)

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 村田 昭浩

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74) 代理人 100090479

弁理士 井上 一 (外2名)


最終頁に続く

### (54) 【発明の名称】半導体チップ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器

### (57) 【要約】

【課題】 側面から電気的導通を確保できる半導体装置を提供すること。

【解決手段】 半導体チップ10の能動素子形成面18に、複数層の保護膜20A、20Bを設けている。保護膜20A、20Bはポリイミド樹脂から形成され、柔軟性を有する。電極パッド12A、12B上に電気的に接続された端子14A、14Bが、能動素子形成面18から離隔して設けられる。端子14A、14Bは、保護膜20A、20Bの側面28A、28Bから露出している。



【特許請求の範囲】

【請求項1】 能動素子形成面に電極が形成されてなる 半導体チップにおいて、

絶縁性を有するとともに、前記能動素子形成面に形成さ れてなる2層以上の保護膜と、

前記電極に電気的に接続されるとともに、一部を前記保 護膜の側面に露出して、前記保護膜毎に形成されてなる

を有することを特徴とする半導体チップ。

【請求項2】

前記能動素子形成面の直上に形成された第1の前記保護 膜において、当該第1の前記保護膜の前記電極に対応す る部位に少なくとも1つのビアホールを形成して、前記 ビアホールに導電材を充填し、

前記第1の前記保護膜上に形成された第2の前記保護膜 において、当該第2の前記保護膜の前記端子を前記導電 材に接続して、当該第2の前記保護膜の前記端子を前記 電極に電気的に接続してなることを特徴とする請求項1 に記載の半導体チップ。

【請求項3】 前記能動素子形成面に3層以上の保護膜 を積層し、

前記能動素子形成面の直上に形成された第1の前記保護 膜において、当該第1の前記保護膜の前記電極に対応す る部位に少なくとも1つのピアホールを形成して、前記 ビアホールに導電材を充填し、

前記第1の前記保護膜の上方に形成された前記保護膜の うち最上層以外の第2の前記保護膜において、当該第2 の前記保護膜の直下の保護膜に形成された前記導電材に 対応する部位に少なくとも1つのビアホールを形成し て、前記ビアホールに導電材を充填し、

最上層に形成された第3の前記保護膜において、当該第 3の前記保護膜の前記端子を前記導電材に接続して、当 該第3の前記保護膜の前記端子を前記電極に電気的に接 続してなることを特徴とする請求項1に記載の半導体チ ップ。

【請求項4】 能動素子形成面に電極が形成されてなる 半導体チップの製造方法において、

前記半導体チップの集合体である半導体ウエハの前記電 極が設けられた第1の面に、絶縁性を有する下部保護膜 40 を形成する第1の工程と、

前記下部保護膜の、少なくとも前記電極上に設けられた 部分を除去する第2の工程と、

前記下部保護膜に導電膜を形成する第3の工程と、

前記導電膜の、少なくとも単一の半導体チップとなる領 域内に形成された電極同士を接続している部分を除去す る第4の工程と、

前記下部保護膜及び前記導電膜に、絶縁性を有するとと もに、少なくとも前記導電膜が被覆される厚さを有する 上部保護膜を形成する第5の工程と、

前記半導体ウエハを前記半導体チップごとに断裁する第 6の工程と、

を少なくとも有することを特徴とする半導体チップの製 造方法。

【請求項5】 前記第1の工程において、前記第1の面 に有機系材料を塗布することを特徴とする請求項4に記 載の半導体チップの製造方法。

【請求項6】 前記第2の工程において、前記第1の保 護膜の、少なくとも前記電極上に設けられた部分をエッ 前記能動素子形成面に2層の保護膜を積 10 チングにより除去することを特徴とする請求項4または 請求項5に記載の半導体チップの製造方法。

> 【請求項7】 前記第3の工程において、前記下部保護 膜にメッキより金属膜を形成することを特徴とする請求 項4ないし請求項6のいずれかに記載の半導体チップの 製造方法。

> 【請求項8】 前記第3の工程と前記第4の工程の間 に、前記導電膜の前記電極上に形成された部位に導電性 材料を配置する工程と、

前記第6の工程の後に、前記能動素子形成面と略直交す る方向から前記半導体チップを加圧するとともに、前記 20 能動素子形成面を加熱する工程と、

を有することを特徴とする請求項4ないし請求項7のい ずれかに記載の半導体チップの製造方法。

【請求項9】 前記第6の工程において、

前記半導体ウエハの第2の面側をウエハシートに貼り付 けて、前記半導体ウエハを前記第1の面側からハーフダ イシングし、

前記半導体ウエハを前記第2の面側から研磨して前記半 導体ウエハを断裁することを特徴とする請求項4ないし 請求項8のいずれかに記載の半導体チップの製造方法。

【請求項10】 能動素子形成面に電極が形成されてな る半導体チップの製造方法において、

前記半導体チップの集合体である半導体ウエハの前記電 極が設けられた第1の面に、端子材を前記電極上に形成 する第1の工程と、

前記第1の面に、絶縁性を有するとともに、少なくとも 前記端子材が被覆される厚さを有する保護膜を形成する 第2の工程と、

前記半導体ウエハを前記半導体チップごとに断裁する第 3の工程と、

を少なくとも有し、

前記第1の工程において、インクジェットノズルからの 吹き付けにより端子材を形成することを特徴とする半導 体チップの製造方法。

【請求項11】 前記第3の工程において、

前記半導体ウエハの第2の面側をウエハシートに貼り付 けて、前記半導体ウエハを前記第1の面側からハーフダ イシングし、

前記半導体ウエハを前記第2の面側から研磨して前記半 50 導体ウエハを断裁することを特徴とする請求項10に記

載の半導体チップの製造方法。

【請求項12】 能動素子形成面に電極が形成されてなる半導体チップにおいて、

絶縁性を有するとともに、前記能動素子形成面に形成されてなる少なくとも1層の保護膜と、

前記電極に電気的に接続されるとともに、一部が前記保護膜の側面に露出する端子と、

前記端子上に形成されてなり、一部が前記保護膜の側面 に露出する導電性材料と、

を有する半導体チップ。

【請求項13】 請求項12記載の半導体チップにおいて、

複数層の前記保護膜が形成され、

複数の前記端子が形成され、

それぞれの前記端子は、いずれかの前記保護膜上に形成 されてなる半導体チップ。

【請求項14】 能動素子形成面に電極が形成されてなる半導体チップにおいて、

絶縁性を有するとともに、前記能動素子形成面に形成されてなる少なくとも1層の保護膜と、

前記電極に電気的に接続された端子と、

を有し、

前記電極の一部は、前記保護膜の側面に露出してなり、 前記端子の一部は、前記保護膜の側面における前記電極 の露出部の直上に露出してなる半導体チップ。

【請求項15】 能動素子形成面に電極が形成されてなる半導体チップにおいて、

絶縁性を有するとともに、前記能動素子形成面に形成されてなる少なくとも1層の保護膜と、

前記電極に電気的に接続されるとともに、前記能動素子 30 形成面の直上において、一部が前記保護膜の側面に露出 してなる端子と、

を有し、

前記電極は、前記保護膜及び前記端子の少なくとも一方によって、露出しないように覆われてなる半導体チップ。

【請求項16】 複数の電極が形成されてなる半導体チップと、

前記電極が形成された面に形成されてなる絶縁層と、

前記絶縁層の側面から露出する複数の端子と、

を有し.

いずれかの前記端子と他のいずれかの前記端子とは、前記電極が形成された面からから異なる高さで、前記絶縁層の側面から露出してなる半導体装置。

【請求項17】 請求項16記載の半導体装置において、

複数層の前記絶縁層が形成され、

それぞれの前記端子は、いずれかの前記絶縁層上に形成されてなる半導体装置。

【請求項18】 請求項17記載の半導体装置におい

て、

少なくとも1つの前記絶縁層には、前記絶縁層の積層方向の電気的な接続を図るピアが形成されてなり、

前記ビアが形成された前記絶縁層よりも上に形成された 少なくとも1つの前記端子は、前記ビアに電気的に接続 されてなる半導体装置。

【請求項19】 請求項18記載の半導体装置において、

積層された一対の前記絶縁層の間に前記端子が形成され 10 てなる半導体装置。

【請求項20】 請求項16から請求項19のいずれかに記載の半導体装置において、

隣同士の前記端子のピッチは、隣同士の前記電極のピッチよりも広く形成されてなる半導体装置。

【請求項21】 請求項16から請求項20のいずれかに記載の半導体装置において、

3つ以上の前記端子における前記絶縁層からの露出部 は、千鳥状に並んでなる半導体装置。

【請求項22】 半導体ウエハの複数の電極が設けられ 20 た面に、ダイシングラインをまたいで絶縁層を形成し、 導電膜を、前記ダイシングラインをまたいで前記絶縁層

前記半導体ウエハをダイシングすることを含み、

前記ダイシング工程で、前記導電膜及び前記絶縁層を切 断して、前記導電膜の切断面を前記絶縁層の切断面から 露出させる半導体装置の製造方法。

【請求項23】 半導体チップの複数の電極が形成された面に絶縁層を形成し、

複数の端子を形成し、

に形成し、

) いずれかの前記端子と他のいずれかの前記端子とが、前 記電極が形成された面から異なる高さで、前記絶縁層の 側面から露出するように、前記複数の端子を形成する半 導体装置の製造方法。

【請求項24】 請求項23記載の半導体装置の製造方法において、

複数層の前記絶縁層を形成し、

それぞれの前記端子を、いずれかの前記絶縁層上に形成 する半導体装置の製造方法。

【請求項25】 請求項24記載の半導体装置の製造方40 法において、

少なくとも1つの前記絶縁層に、前記絶縁層の積層方向 の電気的な接続を図るピアを形成し、

前記ビアが形成された前記絶縁層よりも上に、少なくと も1つの前記端子を、前記ビアに電気的に接続して形成 する半導体装置の製造方法。

【請求項26】 請求項25記載の半導体装置の製造方法において、

積層された一対の前記絶縁層の間に前記端子を形成する 半導体装置の製造方法。

50 【請求項27】 請求項23から請求項26のいずれか

に記載の半導体装置の製造方法において、

隣同士の前記端子のピッチが、隣同士の前記電極のピッチよりも広くなるように、前記複数の端子を形成する半 導体装置の製造方法。

【請求項28】 請求項23から請求項27のいずれか に記載の半導体装置の製造方法において、

3つ以上の前記端子が、千鳥状に並ぶように、前記複数 の端子を形成する半導体装置の製造方法。

【請求項29】 請求項4から請求項11のいずれかに 記載された方法によって製造された半導体チップ。

【請求項30】 請求項22から請求項28のいずれかに記載された方法によって製造された半導体装置。

【請求項31】 請求項16から請求項21のいずれか 1つ又は請求項30に記載された半導体装置が搭載され た回路基板。

【請求項32】 請求項16から請求項21のいずれか 1つ又は請求項30に記載された半導体装置を有する電子機器。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、半導体チップ及び その製造方法、半導体装置及びその製造方法、回路基板 並びに電子機器に関する。

#### [0002]

【従来の技術】半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ(MCP)、またはマルチチップモジュール(MCM)と呼ば 30れている。このような装置の具体的な例としては、実開昭62-158840号の発明が挙げられる。すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。また、別な事例として、特開平11-135711号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。

#### [0003]

【発明が解決しようとする課題】ところが、通常の半導体チップにおいては、その周側面において電気的導通を確保することができない。よって、実開昭62-158840号の発明の場合、積層される半導体チップの大きさが略同一の場合には、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、それらのボンディングは困難となる。また、特開平11-135711号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体50

チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するので、実開昭 62-158840 号の発明よりもはるかに複雑な製造工程を要することになる。

【0004】本発明は、上記問題を解消するためになされたもので、側面から電気的な接続をとることができる半導体チップ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器を提供することを目的としている。

### 10 [0005]

【課題を解決するための手段】(1)本発明は、能動素子形成面に電極が形成されてなる半導体チップにおいて、絶縁性を有するとともに、前記能動素子形成面に形成されてなる2層以上の保護膜と、前記電極に電気的に接続されるとともに、一部を前記保護膜の側面に露出して、前記保護膜毎に形成されてなる端子と、を有することを特徴とする半導体チップである。

【0006】このように構成した本発明においては、半導体チップの側面を当該半導体チップの電気的な接続に利用でき、半導体チップを複数層積層する構成を持つマルチチップパケージに好適な半導体チップを提供できる。また、端子を保護膜毎に形成、つまり上下に配置された多層構造としているので、電極ピッチがかなり狭隘な場合でも、十分に端子ピッチを確保することができる。

【0007】(2) この半導体チップにおいて、前記能動素子形成面に2層の保護膜を積層し、前記能動素子形成面の直上に形成された第1の前記保護膜において、当該第1の前記保護膜の前記電極に対応する部位に少なくとも1つのピアホールを形成して、前記ピアホールに導電材を充填し、前記第1の前記保護膜上に形成された第2の前記保護膜において、当該第2の前記保護膜の前記端子を前記導電材に接続して、当該第2の前記保護膜の前記端子を前記電極に電気的に接続してもよい。

【0008】これによれば、第2の保護膜の端子を導電材に接続することにより、当該端子と任意の電極とを容易に電気的に接続できる。

【0009】(3) この半導体チップにおいて、前記能動素子形成面に3層以上の保護膜を積層し、前記能動素子形成面の直上に形成された第1の前記保護膜において、当該第1の前記保護膜の前記電極に対応する部位に少なくとも1つのピアホールを形成して、前記ピアホールに導電材を充填し、前記第1の前記保護膜の上方に形成された前記保護膜のうち最上層以外の第2の前記保護膜において、当該第2の前記保護膜の直下の保護膜に形成された前記導電材に対応する部位に少なくとも1つのピアホールを形成して、前記ピアホールに導電材を充填し、最上層に形成された第3の前記保護膜において、当該第3の前記保護膜の前記端子を前記導電材に接続し

て、当該第3の前記保護膜の前記端子を前記電極に電気

的に接続してもよい。

【0010】これによれば、端子を3層以上の多層構造とすることができる。よって、例えば、能動素子形成面の縁辺部に形成された電極を第1の保護膜の端子と、縁辺部のやや内側に形成された電極を第2の保護膜の端子と、能動素子形成面の中央に形成された電極を第3の保護膜の端子と接続するなど、半導体チップの電極の形成部位の自由度が高まる。

【0011】(4)本発明は、能動素子形成面に電極が 形成されてなる半導体チップの製造方法において、前記 10 半導体チップの集合体である半導体ウエハの前記電極が 設けられた第1の面に、絶縁性を有する下部保護膜を形 成する第1の工程と、前記下部保護膜の、少なくとも前 記電極上に設けられた部分を除去する第2の工程と、前 記下部保護膜に導電膜を形成する第3の工程と、前 記下部保護膜に導電膜を形成する第3の工程と、前記下部保護膜の、少なくとも単一の半導体チップとなる領域内に 形成された電極同士を接続している部分を除去する第4 の工程と、前記下部保護膜及び前記導電膜に、絶縁性を 有するとともに、少なくとも前記導電膜が被覆される厚 さを有する上部保護膜を形成する第5の工程と、前記半 導体ウエハを前記半導体チップごとに断裁する第6の工 程と、を少なくとも有することを特徴とする半導体チップの製造方法である。

【0012】このように構成した本発明においては、側面において電気的接続を行うことが可能な半導体チップを容易に製造できる。くわえて、1つの保護膜を上部保護膜と下部保護膜との2層からなるものとしたので、端子を能動素子形成面から離隔して設けることが容易にできる。

【0013】(5)この半導体チップの製造方法におい 30 て、前記第1の工程において、前記第1の面に有機系材 料を塗布してもよい。

【0014】これによれば、保護膜を能動素子形成面に 自在の厚さで形成することができる。

【0015】(6)この半導体チップの製造方法において、前記第2の工程において、前記第1の保護膜の、少なくとも前記電極上に設けられた部分をエッチングにより除去してもよい。

【0016】これによれば、保護膜を選択的に除去することが容易にできる。

【0017】(7) この半導体チップの製造方法において、前記第3の工程において、前記下部保護膜にメッキより金属膜を形成してもよい。

【0018】これによれば、端子を任意の形状で形成することが容易にできる。

【0019】(8) この半導体チップの製造方法において、前記第3の工程と前記第4の工程の間に、前記導電膜の前記電極上に形成された部位に導電性材料を配置する工程と、前記第6の工程の後に、前記能動素子形成面と略直交する方向から前記半導体チップを加圧するとと 50

もに、前記能動素子形成面を加熱する工程と、を有してもよい。

8

【0020】これによれば、導電膜上に形成された導電性材料を半導体チップの周側面からせり出させることが容易にできる。

【0021】(9) この半導体チップの製造方法において、前記第6の工程において、前記半導体ウエハの第2の面側をウエハシートに貼り付けて、前記半導体ウエハを前記第1の面側からハーフダイシングし、前記半導体ウエハを前記第2の面側から研磨して前記半導体ウエハを断裁してもよい。

【0022】これによれば、薄型の半導体チップを製造する場合、半導体ウエハを能動素子形成面側からハーフダイシングした後に、裏面を研磨することにより、半導体チップに断裁するので、チッピングの発生を低減することができる。また、保護膜を設けているので、上記工程において、当該保護膜が半導体ウエハの補強材の役割を果たす。

【0023】(10)本発明は、能動素子形成面に電極が形成されてなる半導体チップの製造方法において、前記半導体チップの集合体である半導体ウエハの前記電極が設けられた第1の面に、端子材を前記電極上に形成する第1の工程と、前記第1の面に、絶縁性を有するとともに、少なくとも前記端子材が被覆される厚さを有する保護膜を形成する第2の工程と、前記半導体ウエハを前記半導体チップごとに断裁する第3の工程と、を少なくとも有し、前記第1の工程において、インクジェットノズルからの吹き付けにより端子材を形成することを特徴とする半導体チップの製造方法である。

1 【0024】このように構成した本発明においては、側面において電気的接続を行うことが可能な半導体チップを容易に製造でき、端子材を所定の大きさで迅速に形成することができる。なお、端子材については、少なくとも単一の半導体チップに形成された端子材同士が離隔するように形成することが好ましい。また、最初にこれらの端子材同士を一体的に形成し、次にこれらの端子同士をエッチングするなどの方法により離隔させるようにしても良い。

【0025】(11) この半導体チップの製造方法において、前記第3の工程において、前記半導体ウエハの第2の面側をウエハシートに貼り付けて、前記半導体ウエハを前記第1の面側からハーフダイシングし、前記半導体ウエハを前記第2の面側から研磨して前記半導体ウエハを断裁してもよい。

【0026】これによれば、薄型の半導体チップを製造する場合、半導体ウエハを能動素子形成面側からハーフダイシングした後に、裏面を研磨することにより、半導体チップに断裁するので、チッピングの発生を低減することができる。また、保護膜を設けているので、上記工程において当該保護膜が半導体ウエハの補強材の役割を

果たす。

【0027】(12)本発明は、能動素子形成面に電極 が形成されてなる半導体チップにおいて、絶縁性を有す るとともに、前記能動素子形成面に形成されてなる少な くとも1層の保護膜と、前記電極に電気的に接続される とともに、一部が前記保護膜の側面に露出する端子と、 前記端子上に形成されてなり、一部が前記保護膜の側面 に露出する導電性材料と、を有する半導体チップであ

【0028】このように構成した本発明においては、半 10 導体チップの側面を当該半導体チップの電気的な接続に 利用でき、半導体チップを複数層積層する構成を持つマ ルチチップパケージに好適な半導体チップを提供でき

【0029】(13)この半導体チップにおいて、複数 層の前記保護膜が形成され、複数の前記端子が形成さ れ、それぞれの前記端子は、いずれかの前記保護膜上に 形成されていてもよい。

【0030】これによれば、端子を保護膜毎に形成、つ まり上下に配置された多層構造としているので、電極ピ 20 ッチがかなり狭隘な場合でも、十分に端子ピッチを確保 することができる。

【0031】(14)本発明は、能動素子形成面に電極 が形成されてなる半導体チップにおいて、絶縁性を有す るとともに、前記能動素子形成面に形成されてなる少な くとも1層の保護膜と、前記電極に電気的に接続された 端子と、を有し、前記電極の一部は、前記保護膜の側面 に露出してなり、前記端子の一部は、前記保護膜の側面 における前記電極の露出部の直上に露出してなる半導体 チップである。

【0032】このように構成した本発明においては、半 導体チップの側面を当該半導体チップの電気的な接続に 利用でき、半導体チップを複数層積層する構成を持つマ ルチチップパケージに好適な半導体チップを提供でき

【0033】(15)本発明は、能動素子形成面に電極 が形成されてなる半導体チップにおいて、絶縁性を有す るとともに、前記能動素子形成面に形成されてなる少な くとも1層の保護膜と、前記電極に電気的に接続される とともに、前記能動素子形成面の直上において、一部が 40 前記保護膜の側面に露出してなる端子と、を有し、前記 電極は、前記保護膜及び前記端子の少なくとも一方によ って、露出しないように覆われてなる半導体チップであ る。

【0034】このように構成した本発明においては、半 導体チップの側面を当該半導体チップの電気的な接続に 利用でき、半導体チップを複数層積層する構成を持つマ ルチチップパケージに好適な半導体チップを提供でき る。

の電極が形成されてなる半導体チップと、前記電極が形 成された面に形成されてなる絶縁層と、前記絶縁層の側 面から露出する複数の端子と、を有し、いずれかの前記 端子と他のいずれかの前記端子とは、前記電極が形成さ れた面から異なる高さで、前記絶縁層の側面から露出し てなる。

【0036】本発明によれば、絶縁層の側面から露出す る端子によって、電気的な接続をとることができる。ま た、高さ方向において異なる位置に複数の端子が露出す るので、端子の露出部のピッチを大きくすることができ

【0037】(17)この半導体装置において、複数層 の前記絶縁層が形成され、それぞれの前記端子は、いず れかの前記絶縁層上に形成されていてもよい。

【0038】(18)この半導体装置において、少なく とも1つの前記絶縁層には、前記絶縁層の積層方向の電 気的な接続を図るピアが形成されてなり、前記ピアが形 成された前記絶縁層よりも上に形成された少なくとも1 つの前記端子は、前記ビアに電気的に接続されていても

【0039】こうすることで、絶縁層と端子の多層構造 を簡単に形成することができる。

【0040】(19)この半導体装置において、積層さ れた一対の前記絶縁層の間に前記端子が形成されていて もよい。

【0041】(20)この半導体装置において、隣同士 の前記端子のピッチは、隣同士の前記電極のピッチより も広く形成されていてもよい。

【0042】こうすることで、電気的な接続部のピッチ 変換を行うことができる。

【0043】(21)この半導体装置において、3つ以 上の前記端子における前記絶縁層からの露出部は、千鳥 状に並んでいてもよい。

【0044】こうすることで、大きなピッチをもって端 子の露出部を配列することができる。

【0045】(22)本発明に係る半導体装置の製造方 法は、半導体ウエハの複数の電極が設けられた面に、ダ イシングラインをまたいで絶縁層を形成し、導電膜を、 前記ダイシングラインをまたいで前記絶縁層に形成し、 前記半導体ウエハをダイシングすることを含み、前記ダ イシング工程で、前記導電膜及び前記絶縁層を切断し て、前記導電膜の切断面を前記絶縁層の切断面から露出 させる。

【0046】本発明によれば、絶縁層の側面から端子 (導電膜) が露出した半導体装置を簡単に製造すること ができる。絶縁層の側面から露出する端子によって、電 気的な接続をとることができる。

【0047】(23)本発明に係る半導体装置の製造方 法は、半導体チップの複数の電極が形成された面に絶縁 【0035】(16) 本発明に係る半導体装置は、複数 50 層を形成し、複数の端子を形成し、いずれかの前記端子

と他のいずれかの前記端子とが、前記電極が形成された 面から異なる高さで、前記絶縁層の側面から露出するよ うに、前記複数の端子を形成する。

11

【0048】本発明によれば、絶縁層の側面から端子が露出する半導体装置を製造することができる。この半導体装置によれば、端子によって電気的な接続をとることができる。また、高さ方向において異なる位置に複数の端子が露出するので、端子の露出部のピッチを大きくすることができる。

【0049】(24)この半導体装置の製造方法におい 10 て、複数層の前記絶縁層を形成し、それぞれの前記端子 を、いずれかの前記絶縁層上に形成してもよい。

【0050】(25) この半導体装置の製造方法において、少なくとも1つの前記絶縁層に、前記絶縁層の積層方向の電気的な接続を図るビアを形成し、前記ビアが形成された前記絶縁層よりも上に、少なくとも1つの前記端子を、前記ビアに電気的に接続して形成してもよい。

【0051】こうすることで、絶縁層と端子の多層構造を簡単に形成することができる。

【0052】(26) この半導体装置の製造方法におい 20 て、積層された一対の前記絶縁層の間に前記端子を形成 してもよい。

【0053】(27)この半導体装置の製造方法において、隣同士の前記端子のピッチが、隣同士の前記電極のピッチよりも広くなるように、前記複数の端子を形成してもよい。

【0054】こうすることで、電気的な接続部のピッチ変換を行うことができる。

【0055】(28) この半導体装置の製造方法において、3つ以上の前記端子が、千鳥状に並ぶように、前記 30 複数の端子を形成してもよい。

【0056】こうすることで、大きなピッチをもって端子の露出部を配列することができる。

【0057】(29) 本発明に係る半導体チップは、上述した方法によって製造されたものである。

【0058】(30)本発明に係る半導体装置は、上述した方法によって製造されたものである。

【0059】(31)本発明に係る回路基板は、上述した半導体装置が搭載されたものである。

【0060】(32) 本発明に係る電子機器は、上述し 40 た半導体装置を有する。

### [0061]

【発明の実施の形態】以下、本発明の実施の形態を説明するが、本発明は、以下の実施の形態に限定されるものではない。なお、本願には、半導体チップ及び半導体装置に係る発明が記載されているが、いずれの場合でも、半導体チップに保護材、絶縁膜、端子等の部材が設けられている。

【0062】したがって、半導体チップに係る発明を、 半導体装置に係る発明として捉えても良いし、その逆も 50 可能である。また、半導体チップに係る発明の実施の形態について説明した内容は、半導体装置に係る発明の実施の形態に適用しても良いし、その逆も可能である。

【0063】同様に、半導体チップの製造方法に係る発明を、半導体装置の製造方法に係る発明として捉えても良いし、その逆も可能である。また、半導体チップの製造方法に係る発明の実施の形態について説明した内容は、半導体装置の製造方法に係る発明の実施の形態に適用しても良いし、その逆も可能である。

(0064)以下の説明において、いずれかの実施の形態で説明した内容は、他の実施の形態に適用することもできる。

【0065】 (第1の実施の形態) 図1は、本発明の第 1の実施の形態に係る保護膜を多層化した半導体チップ を示す断面図である。

【0066】半導体チップ10の能動素子形成面18に おいて、その縁辺近くに電極パッド12Aを設け、その 内側の領域に電極パッド12Bを設けている。よって、 半導体チップ10は、電極パッド12A、12Bが2列 に配置されている。電極パッド12Aは、半導体チップ 10の能動素子形成面18の周辺部の相対向する2辺に 形成されていてもよいし、当該周辺部の4辺等その他の 数の辺に設けられていても良い。電極パッド12A、1 2 Bは、アルミニウム(A1)、アルミニウムーシリコ ン(A1-Si)、銅、アルミニウムーシリコンー銅 (Al-Si-Cu) など一般的に電極や配線として用 いられているものであれば、どのような材質のものであ っても良い。また、電極パッド12A、12B上に、端 子14A又はビアコンタクト24との接続が容易で安定 的に行えるように、一般的にアンダーバンプメタルとし て知られているような金属層(例えば、Ti-W、Pt ーAu、Ni、Cu-Auなど)を形成し、その上に端 子14A又はビアコンタクト24を形成しても良い。半 導体チップ10の能動素子形成面18または側面22 に、ポッティング、蒸着、トランスファーモールドなど の方法で絶縁膜を形成しても良い。

【0067】能動素子形成面18の直上に保護膜(下部保護膜)20Aと、保護膜20Aの上に設けられる保護膜(上部保護膜)20Bとを設けている。半導体チップ10は、電極パッド12A、12Bが設けられている能動素子形成面18の全面に保護膜20A、20Bを設けている。保護膜20A、20Bは、端子14A、14Bを被覆可能な厚さがあればいずれの厚さにしても良い。例えば、半導体チップ10が50 $\mu$ mと極めて薄型である場合など、半導体チップ10の補強材としての作用を発揮させるために、例えば50 $\mu$ m以上の厚さを持つように形成しても良い。逆に、半導体チップ10が十分な厚さを持つ場合は、端子14A、14Bを被覆可能な最低限必要な厚さにしても良い。

【0068】保護膜20A、20Bは、後述する方法に

より、ポリイミド樹脂から形成されており、柔軟性を有する。ポリイミドは、柔軟性を有するので、外部から加わる衝撃から端子14A、14Bを保護する。保護膜20A、20Bの材質は、ポリイミド樹脂に限られるものではなく、柔軟性および耐熱性に富むシリコン樹脂および液晶樹脂も好ましく用いることができる。くわえて、PET、ABS、BCBなどの樹脂を用いても良い。

【0069】半導体チップ10の能動素子形成面18 は、保護膜20A、20Bによって全面的に被覆されているので、能動素子形成面18側から電気的に接続され 10 ない。

【0070】そして、保護膜20Aにおいて、端子14Aと、端子14Aと同一工程において同一形状に形成されるピアコンタクト(ピア)24とを設けている。さらに、端子14Aを電極パッド12Aに接続し、ピアコンタクト24を電極パッド12Bに接続したものとしている。また、保護膜20Bに形成された端子14Bは、ピアコンタクト24に接続した状態に設けられている。よって、半導体チップ10においては、電極パッド12Aは保護膜20Aに設けられた端子14Aによって外部接続可能になされ、電極パッド12Bは保護膜20Bに設けられた端子14Bによって外部接続可能になされている。

【0071】電極パッド12A上には、端子14Aが電 極パッド12Aに接続されるとともに、能動素子形成面 18から離隔して設けられている。端子14A、14B は、能動素子形成面18から離隔した状態に設けられて いるので、能動素子形成面18に接することに起因する 短絡の発生が防止される。また、端子14A、14B は、保護膜20A、20Bの側面28A、28Bにおい 30 て露出部16A、16Bが外部に露出しているが、他の 部分は保護膜20A、20Bによって完全に被覆されて いる。端子14A、14Bの露出部16A、16B以外 の部分が、保護膜20A、20Bに被覆されていれば、 半導体チップ10を複数層積層した際に、上下の半導体 チップ10間に短絡が発生するのを防止できる。端子1 4A、14Bを金で形成すれば、保護膜20の変形に追 従する。さらに、端子14A、14Bの材質は、金に限 られるものではなく、例えば銅(Cu)、ニッケル(N i) など他の導電性の良い金属を用いても良い。

【0072】以上の構成を有するこの実施の形態においては、保護膜20A、20Bの側面28A、28B側において電極パッド12A、12Bと電気的に接続された端子14A、14Bが露出しているので、半導体チップ10の側面22側から半導体チップ10を電気的に接続することが可能である。

【0073】露出部16A、16Bは、側面28A、28Bから突出していても良い。外部装置を端子14A、14Bに接続する際に、保護膜20A、20Bを加圧する、あるいは加熱および加圧すれば、保護膜20A、250

0 Bの側面28A、28Bが側方にわずかに膨出し、端子14A、14Bの露出部16A、16Bがわずかにせりだすので、基板等の外部装置との電気的導通の確保が容易である。

【0074】以上の構成によれば、端子14A、14Bを2層にして設けているので、能動素子形成面18において電極パッド12Aを当該面周辺に2列に配置しても、その配列に関係なしに当該電極パッド12Aと外部装置とを電気的に接続することが可能になる。よって、従来技術に係る半導体チップにおいては、外部との電気的な接続を確保するために、電極パッドを能動素子形成面の周辺に、極めて狭隘なピッチで配置せざるを得なかったが、この実施の形態においては、電極パッドを広いピッチで設けることができる。

【0075】以上のように、保護膜20A、20Bを積層して設けて端子14A、14Bを多層化することにより、半導体チップ10の能動素子形成面18において、電極パッド12A、12Bの形成部位に制約がなくなる。また、端子ピッチを相当程度広く確保することができるので、この半導体チップ10を接続する基板等の配線パターンの形成が容易になる。

【0076】なお、各保護膜20A、20Bの材質を異なるものとしてもよい。また、各保護膜20A、20Bの厚さを異なるものとしても良い。さらに、各保護膜20A、20Bに形成された端子14A、14Bおよび/またはピア24の形状をそれぞれ異なるものとしても良い。くわえて、これらの端子14A、14Bおよび/またはピア24の材質についても異なるものとしても良い。また、端子14A、14Bにおいて、その露出部16A、16Bが各保護膜20A、20Bの特定の面に集中するように形成しても良い。

【0077】変形例として、一部または大部分の端子を保護膜の側面から露出しないように形成するとともに、保護膜20A、20Bに開口部を設けて、当該端子を露出させても良い。この場合、半導体チップ10の周側面22側および能動素子形成面18側において、電気的な接続が行えるようになるので、当該半導体チップ10に接続される外部装置の形状や端子等の配置などの構成の自由度が高まる。特に、当該半導体チップ10を積層して1つの半導体装置とする場合、最上層の半導体チップ10に対して好適な構成と言える。

【0078】また、各端子に対して、その先端部が保護膜の側面から突出するようにピンを接続して設け、このピンを介してコネクタ等に接続されるものとしても良い。なお、端子とピンとは、ハンダ等によりピンが容易に離脱しないように接続されていることが好ましい。また、保護膜は、ピンの間隔を十分に確保するのに必要な厚さを有することが好ましい。この場合、半導体装置をコネクタ等に直接接続できるので、電子機器の小型化が容易になる。

できる。

【0079】(第2の実施の形態)図2は、本発明の第 2の実施の形態に係る半導体チップの製造工程の説明図 である

【0080】まず、図2(A)に示すように、電極パッド12を形成した半導体ウエハ30の表面に保護膜材を塗布して保護膜20を形成する。半導体ウエハ30をスピンコータで回転しながら、保護膜20の材料をポッティングしても良い。これによれば、保護膜20を所定の厚さで形成することが容易にできる。

【0081】次に、図2(B)に示すように、保護膜20にフォトレジストを塗布してフォトレジストの塗布、露光、現像を行い、保護膜20の電極パッド12上に形成されていた部分を除去する。そして、フォトレジストが除去された部分の保護膜20を除去する。保護膜20自体を感光性材料で形成し、保護膜20の露光、現像を行うことにより除去しても良い。

【0082】次に、図2(C)に示すように、メッキにより金属膜34を形成する。なお、金属膜34は、金によって形成することが好ましいが、銅やニッケルも好ましく利用できる。金属膜34の形成方法は、メッキ法に20限られるものではなく、所定の形状、厚さで形成可能であればインタジェットによる吹き付けなど他の手段で形成しても良い。

【0083】次に、図2(D)に示すように、金属膜34にフォトレジストを塗布してフォトレジストの塗布、露光、現像を行い、Bに示す領域など金属膜34の不要な部分を除去する。例えば、金属膜34において、単一の半導体チップ10A、10Bとなる領域内に形成された電極パッド12同士を接続している部分を除去する。そして、フォトレジストが除去された部分の金属膜34を除去して端子14を形成する。

【0084】次に、図2(E)に示すように、さらに半導体ウエハ30の表面に保護膜材を塗布して保護膜20を厚くする。なお、その厚さを少なくとも端子14が被覆されるものとする。端子14を被覆する程度の厚さを持つ保護膜20を設ければ、保護膜20が半導体ウエハ30をダイシングするときの補強板の役割を果たす。

【0085】また、2層目に形成される端子の水平部までの厚さだけ保護膜を塗布する。そして、その保護膜において、1層目の保護膜20に形成されたピアコンタク 40ト上の部分を除去してピアホールを形成する。そして、2層目の保護膜上に金属膜を形成する。さらに、その金属膜の所定の部分を除去する。これにより、2層目の端子とピアコンタクトを形成することができる。なお、保護膜を3層以上形成する場合は、以上の工程を繰り返せばよい。また、端子とピアコンタクトとは、短絡の発生を防止するために十分な距離をおく必要がある。よって、上記金属膜の除去は、この点を考慮して行う。

【0086】次に、図2(F)に示すように、図示しないウエハシートを半導体ウエハ30の裏面に貼り付け、

ダイサにより半導体ウエハ30を保護膜20側から半導体チップ10A、10B毎にハーフカットする。なお、ハーフカットする方法としては、ダイサによりダイシングする方法に限らず、半導体ウエハ30とともに、保護膜20をハーフカットすることが可能であるならば、ドライエッチングまたはウェットエッチングでハーフカットしても良い。エッチング法による場合、エッチングカスまたはエッチング溶液等を切り替えても良い。そして、半導体ウエハ30の裏面側をラッピング装置により研磨して、半導体ウエハ30を複数の半導体チップ10A、10Bに断裁する。なお、ダイサにより半導体ウエハ30をフルカットしても良い。【0087】以上の工程は、すべてウエハプロセスであり、各半導体チップに対する処理を一括して行うことが

16

【0088】(第3の実施の形態)図3は、本発明の第3の実施の形態において、ハンダボールを設けた半導体チップを示す断面図である。本実施の形態で説明する内容は、他の実施の形態に適用することができる。以下の説明では、第2の実施の形態(図2)で説明した内容と同じ構成には同じ符号を使用する。

【0089】すなわち、図3(A)に示すように、端子14上にハンダボール36を設けるものとする。ハンダボール36も保護膜20に完全に被覆されている。そして、図3(B)に示すように、ハンダボール36を押しつぶして、保護膜20の側面28から飛び出すようにし、突出部38を形成する。

【0090】以上の構成によれば、半導体チップを外部装置に実装する際に、突出部38を加熱すると、突出部38が溶融して、突出部38と外部装置の端子等とが直接接続される。さらに、溶融した突出部38が端子14の露出部16に付着して、端子14と外部装置の端子等との接続性を高めるので、半導体チップの実装を容易、かつ確実に行えるようになる。くわえて、ハンダボール36が保護膜20により完全に被覆されるように形成しているので、溶融したハンダボール36が能動素子形成面側に位置するものに付着して、短絡等の問題を発生させる可能性がない。

【0091】なお、端子14は、その上にハンダボール36を設けることを容易にするために、例えば茶碗状などハンダボール36を載せるのに好適な形成に形成することが好ましい。ハンダボール36が、スズまたはスズ系合金(導電性材料)であれば、融点が低いので、比較的低温での加熱処理でも変形させることができる。また、ハンダボール36を設ける代わりに、ハンダベーストや導電性樹脂など他の導電性材料を設けるものとしても良い。このような場合、端子14の形状は、その上に当該導電性材料を設けるのに好適なものにすることが好ましい。導電性材料を導電性ゴムまたは導電性ペーストにより形成してもよい。

【0092】本実施の形態に係るハンダボールを設けた半導体チップは、以下の工程により形成が可能である。すなわち、図2(D)の工程を終えた段階で、端子14上にハンダボール36を配置し、その後に図2(E)、(F)に示す工程を行う。そして、図3(A)に示すように、保護膜20を矢印Aに示すように加圧しつつ、保護膜20の端子14近傍、または保護膜20全体を加熱することにより、ハンダボール36を押し潰す。なお、この時の加熱温度は、保護膜20を損なわない範囲で行うことが好ましい。押し潰されたハンダボール36は、その一部が保護膜20の側面から突出して突出部38を形成する。なお、ハンダボール36を押し潰す工程は、半導体チップを基板などに実装する工程と一体に行っても良い。

【0093】(第4の実施の形態)図4は、本発明の第4の実施の形態に係る半導体チップの断面図である。本実施の形態で説明する内容は、他の実施の形態に適用することができる。

【0094】図4(A)に示すように、半導体チップ40は、能動素子形成面42の電極パッド44上に導電性20ゴムの端子材46を設け、矢印Aに示す方向に押しつぶしたものである。端子材46は、インクジェットによる吹き付けなどで形成しても良い。押しつぶされた端子材46は、図4(B)に示すように、保護膜48の側面(端面)50から押し出されて、突出部52を有する端子54となる。ポッティングにより保護膜48を形成する場合、その材料の動粘度が低ければ、端子材46周辺の隅部や細かい隙間にまで当該材料が行き渡る。

【0095】本実施の形態においては、半導体チップ40を押圧しつつ加熱するすることにより、端子材46の30先端部が半導体チップ40の周側面にせり出すように塑性加工することが容易にできる。また、端子14が柔軟性を有する導電性ゴムに形成されているので、外部装置との接続が容易にできる。

【0096】(第5の実施の形態)図5は、本発明の第5の実施の形態に係る半導体チップの断面図である。本実施の形態で説明する内容は、他の実施の形態に適用することができる。

【0097】図5に示すように、半導体チップ40の能動素子形成面42には、保護膜48がその全面に渡って40形成されている。また、能動素子形成面42の電極パッド44上にのみ端子56が設けられるとともに、電極パッド44および端子56の一部が保護膜48の側面50側に露出している。また、端子56は、ハンダで形成されている。さらに、保護膜48は、熱硬化性樹脂によって形成されている。電極パッド44の材質等については、本発明の第1の実施の形態と同様である。

【0098】以上の構成によれば、電極パッド44および端子56の一部が保護膜48の側面50側に露出しているので、本発明の第1の実施の形態と同様に半導体チ 50

ップ40の側面58側から電気的に接続することが可能である。なお、端子56は、ハンダの他に、金、銅などの金属や、それらの複合材料、導電性ペーストなどの有機導電材料など、他の導電性材料で形成しても良い。また、保護膜48は、熱硬化性樹脂のほかに、本発明の第1の実施の形態と同じ樹脂を用いても良い。

【0099】さらに、本実施の形態に係る半導体チップを積層した半導体装置の例について述べる。図6は、本実施の形態に係る半導体チップ40A、40Bを積層し10 て構成された半導体装置を示したものである。積層された半導体チップ40A、40Bは、接着剤60によって相互に接着されており、くわえて、それぞれの電極パッド44A、44Bおよび端子56A、56Bがワイヤ62によって接続されている。また、半導体チップ40A上に設けられた2層目の保護膜48Aから露出する端子(図示せず)と、半導体チップ40B上に設けられた2層目の保護膜(図示せず)から露出する端子(図示せず)と、がワイヤ62によって電気的に接続されている。

0 【0100】さらに、外部接続用ワイヤ64によって図示しない外部装置に接続されている。なお、ワイヤ62は金により形成されている。接着剤60は、エポキシ系などの絶縁性がある樹脂を用いたものであればどのようなものでも良い。

【0101】半導体装置は、同一の大きさの半導体チップを積層する場合でも、半導体チップ40A、40Bの側面58A、58B側に露出した電極パッド44A、44Bおよび端子56A、56Bを利用することによって、相互接続が容易にでき、外部装置との接続も外部接続用ワイヤ64を介して容易にできる。さらに、半導体チップの相互接続のためにインターボーザのような補助的手段を利用する必要がない。

【0102】なお、積層する半導体チップは、この構成により積層が可能な限り何層積層しても良い。また、ワイヤの62の材質は、金に限られるものではなく、アルミニウムなど他の金属を適宜利用しても良い。また、半導体チップ40A、40Bの間に放熱板を挟み込んで積層する構成にしても良い。さらに、以上の例においては、半導体チップ40A、40B相互の接続、および外部装置との接続を、ワイヤによって行うものとしたが、印刷により配線パターンを形成する、ヒートシールを貼り付けるなど、他の方法によって行っても良い。

【0103】(第6の実施の形態)次に、本発明の第6の実施の形態に係る半導体チップの製造方法について述べる。図7は、本実施の形態に係る半導体チップの製造工程の説明図である。

【0104】まず、図7(A)に示すように、半導体ウエハ66の電極パッド44上にハンダペースト68を塗布して加熱する。なお、図7(A)に示したように、隣接する半導体チップ40の電極パッド44間の半導体ウ

エハ66の表面にハンダペースト68を塗布しても良い。また、電極パッド44上にメッキ、印刷、ボール搭載などの方法で形成しても良い。

【0105】次に、図7(B)に示すように、半導体ウエハ66上に保護膜48を塗布する。なお、ポッティング、蒸着、トランスファーモールドなどの方法で当該部分を保護する保護膜48を形成しても良い。なお、2層目の保護膜及び端子の形成方法は、第2の実施の形態で説明した内容を適用してもよい。

【0106】次に、図7(C)に示すように、図示しな 10 いウエハシートを半導体ウエハ66の裏面に貼り付け、ダイサにより半導体ウエハ66を保護膜48側から半導体チップ毎にハーフカットする。なお、ハーフカットする方法としては、ダイサによりダイシングする方法に限らず、半導体ウエハ66とともに、保護膜48をハーフカットすることが可能であるならば、ドライエッチングまたはウェットエッチングでハーフカットしても良い。エッチング法による場合、エッチングの対象毎にエッチングガスまたはエッチング溶液等を切り替えても良い。そして、半導体ウエハ66の裏面側をラッピング装置に 20 より研磨して、半導体ウエハ66を半導体チップ40に断裁する。なお、ダイサにより半導体ウエハ66をフルカットしても良い。

【0107】半導体ウエハ66は、図7(C)に示すように電極パッド44が露出するように切断してもよい。例えば、ハンダベースト68を切断しながら電極パッド44の端部もわずかに削る。あるいは、図7(D)に示すように電極パッド44が露出しないように半導体ウエハ66を切断してもよい。例えば、複数の電極パッド44の間隔よりも狭い切り溝によって、半導体ウエハ66を切断する。こうすることで、電極パッド44は、ハンダベースト68によって覆われ、保護膜48の側面50から露出しないようになる。いずれの場合でも、ハンダベースト68における保護膜48の側面に露出する部分は、端子となる。この端子は、半導体チップの能動素子形成面の直上に形成されたものである。

【0108】以上の工程は、すべてウエハプロセスであり、各半導体チップに対する処理を一括して行うことができる。

【0109】(第7の実施の形態)図8は、本発明の第 40 7の実施の形態に係る半導体チップを説明する図である。図8に示すように、保護膜を3層積層させても良い。すなわち、半導体チップ70の能動素子形成面72に保護膜80A、80B、80Cを積層させて設ける。そして、保護膜80Bに形成された端子74Bをピアコンタクト76Aを介して電極パッド78Bに接続し、保護膜80Cに形成された端子74Cをピアコンタクト76Bおよび76Aを介して電極パッド78Cに接続する。なお、電極パッドは、電極パッド78A、78B、78Cの順に内側に向かって配列されている。さらに、50

ある層のピアコンタクトにその上層のピアコンタクトを接続すれば、保護膜を4層以上積層させることも可能である。なお、電極パッドの配列は、3列に限られるものではなく、4列以上、あるいは能動素子の配置等に応じて適当な位置に設けても良い。

20

【0110】(第8の実施の形態)図9は、本発明の第8の実施の形態に係る半導体装置を示す図である。本実施の形態は、第1の実施の形態に係る半導体チップを積層した半導体装置を2個連接したものである。すなわち、半導体チップ10を複数個積層した半導体装置82Aと、半導体チップ10を複数個積層した半導体装置82Bと、を並置した状態で接続したものである。また、半導体装置82Aと半導体装置82Bとの間には、異方性導電膜84が設けられている。

【0111】図9に示したように、第1の実施の形態に 係る半導体チップ10を積層した半導体装置は、複数個 並置して接続することが容易にできる。また、異方性導 電膜84を半導体装置間に介在させたので、異方性導電 膜84に含有される導電粒子が端子14A、14B間の 接続の確実性を高める。

【0112】(第9の実施の形態)図10は、本発明の第9の実施の形態に係る半導体装置を示す図である。この半導体装置は、異なる大きさの半導体チップを積層して一体としたものである。すなわち、保護膜を多層化した半導体チップ90Aにおいて、保護膜96A上に、半導体チップ90Aと大きさの異なる別の半導体チップ90Bを設けている。また、半導体チップ90Aの電極パッド92Aは、端子94Aと接続されて外部装置との接続が可能に設けられている。また、半導体チップ90Aの他の電極パッド(図示せず)は、端子94Bと接続されて外部装置との接続が可能に設けられている。電極パッド92Bは、ピアコンタクト98を介して端子94Cと接続されている。くわえて、端子94Cは半導体チップ90Bの電極パッド92Cに接続されている。なお、半導体チップ90Bは、保護膜96Bによって封止されている。

【0113】以上の構成によれば、半導体装置は、異なる大きさの半導体チップを積層して1つの半導体チップとすることが可能である。また、積層される半導体チッ切間の電気的接続を確保できる上、外部との電気的接続も容易である。さらに、上方の半導体チップ90Bを保護膜96Bによって封止しているので、電極パッド92C周辺などへの水分等の侵入を防止することができる。【0114】なお、積層される保護膜の層数を増やして、半導体チップの積層数を増やしても良い。また、半導体チップのほかに、抵抗やコンデンサ等の受動素子を設けても良い。さらに、半導体チップを封止する保護膜と他の保護膜との材質を異なるものとしてもよい。また、これらの保護膜の厚さを異なるものとしても良い。さらに、これらの保護膜に形成された端子および/また

はビアの形状をそれぞれ異なるものとしても良い。くわえて、これらの端子および/またはビアの材質についても異なるものとしても良い。

【0115】(第10の実施の形態)図11は、本発明の第10の実施の形態に係る半導体装置を基板に実装した状態を示す断面図である。図11に示すように、半導体チップ100を積層して1つの半導体装置としている。さらに、半導体装置を基板102に異方性導電膜84を用いて実装している。また、半導体チップ100に保護膜104A、104Bを積層して設け、それぞれに10形成された端子106A、106Bの露出部108A、108Bが、保護膜104A、104Bの基板102の配線パターン88との接続面に集中するように形成している。

【0116】以上の構成によれば、端子106A、106Bの露出部108A、108Bが保護膜104A、104Bの基板102の配線パターン88との接続面に集中しているので、基板102に積層された半導体チップ100の1つの側面を接続するだけで、当該半導体装置の実装を行うことができる。

【0117】本実施の形態においては、側面において電気的接続が可能な半導体チップを積層するので、略同一の大きさの半導体チップを積層することができる。

【0118】(第11の実施の形態)図12及び図13は、本発明を適用した第11の実施の形態に係る半導体装置を示す図である。なお、図13は、半導体装置の側面図であり、図12は、図13のXII-XII線断面図である。

【0119】本実施の形態に係る半導体装置は、半導体 チップ110を有する。半導体チップ110の平面形状 30 は一般的には矩形である。半導体チップの一方の面に、 複数の電極112が形成されている。電極112は、半 導体チップ110の面の少なくとも1辺(多くの場合、 2辺又は4辺)に沿って並んでいる(ペリフェラル 型)。また、電極112は、半導体チップ110の面の 中央部に並んでいてもよい。あるいは、電極112は、 半導体チップ110の面の端部及び中央部に並んで面配 列されている場合がある(エリアアレイ型)。各電極1 12は、アルミニウムなどで薄く平らに形成されたパッ ドと、その上に形成されたバンプと、からなることが多 い。バンプが形成されない場合は、パッドのみが電極と なる。電極112の少なくとも一部を避けて半導体チッ プ110には、パッシベーション膜(図示しない)が形 成されている。パッシベーション膜は、例えば、SiO 2、SiN、ポリイミド樹脂などで形成することができ る。パッシベーション膜は電気的に絶縁性を有する層で ある。

【0120】パッシベーション膜以外に、半導体チップ 110の電極112が形成された面に絶縁層120が形 成されている。絶縁層120は、電気的に絶縁性を有す 50 る。本実施の形態では、絶縁層120は、複数層の絶縁層(例えば第1~第3の絶縁層)121~123からなるが、1層からなる場合であってもよい。複数層の絶縁層121~123は、外見上複数層に見える場合や、それぞれの材料が異なる場合などがある。製造工程において、複数層の絶縁層121~123を順に形成しても、同一材料で各層を形成して外見上1層に見えれば、その絶縁層120は1層とみなしてもよい。あるいは、少なくとも境界が表れていれば複数層とみなしてもよい。

【0121】絶縁層120は、応力を吸収する程度に変形するが、一定の形状を維持できる性質を有していることが好ましい。ただし、このことは本発明の必須要件ではない。例えば、ポリイミド樹脂等を使用してもよく、中でもヤング率が低いもの(例えばオレフィン系のポリイミド樹脂等)を用いることが好ましい。ヤング率は、300kg/mm²以下程度であることが好ましい。あるいは、絶縁層120として、シリコーン変性ポリシーン変性ポリコーン変性ポリコーン変性ポリコーン変性ポポキシ樹脂やシリコーン変性エポキシ樹脂等を用いてもよい。このような材料で絶縁層120を形成することで、電極112と配線114又はピア116との接合部への応力集中を低減することができる。あるいは、絶縁層120として、第1の実施の形態で説明した保護膜20A、20Bを形成するための材料を使用してもよい。絶縁層120も保護膜となる場合がある。

【0122】半導体チップ110の電極112には、配線114又はピア116が電気的に接続されている。例えば、電極112上に、配線114又ピア116が直接接合されている。

【0123】配線114は、横方向(半導体チップ110の面と平行な方向)に電気的な接続を図る部分である。配線114は、銅(Cu)、クローム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti-W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。

【0124】電極112に接合された配線114は、電気的な絶縁が十分に図れるのであれば、図示しないパッシベーション膜上に形成してもよい。電極112が半導体チップ110の端部にのみ形成されていれば、配線114は、端部に位置する電極112から中央に向かう部分を有する。例えば、図12において、半導体チップ110の左端に位置する電極112は、紙面の裏面方向(図13では右方向)に延びる部分を有する。

【0125】複数の絶縁層 $121\sim123$ が形成されている場合、各配線114を、いずれかの絶縁層121(122)上に形成してもよい。本発明で必須要件ではないが、本実施の形態では、配線114の上に、いずれかの絶縁層122(123)が形成されている。したがって、最も半導体チップ110から離れた位置にある配

線114は、最上層に位置する絶縁層123の下に形成されている。こうすることで、配線114の表面が絶縁層121~123によって覆われて保護される。

23

【0126】異なる絶縁層 $121\sim123$ 上に形成された配線114は、ピア116によって電気的に接続されている。すなわち、ピア116が形成された絶縁層(例えば122)よりも上に形成された配線114は、そのピア116に電気的に接続されている。ピア116と配線114とは一体的に形成してあってもよい。

【0127】ビア116は、縦方向(絶縁層120の厚 10 さ方向又は複数の絶縁層121~123の積層方向)に 電気的な接続を図る部分である。ピア116も、上述し た配線114を形成するための材料で形成することがで きる。電極112が面配列された場合(エリアアレイ型 チップ)のように、半導体チップ110の面上に配線1 14を形成するスペースがない場合や、パッシベーショ ン膜だけでは電気的な絶縁が不十分である場合には、全 ての電極112上に、ビア116を設けてもよい。その 場合、配線114は、電極112には直接接合されず、 ピア116から延びるように形成される。また、電極1 20 12が形成された面(例えばパッシベーション膜の表 面)には絶縁層120が形成され、電板112が形成さ れた面と配線114との間には、絶縁層120の一部 (複数層の絶縁層のうちの少なくとも1層であってもよ い)が介在する。

【0128】ピア116は、複数の絶縁層121、122のいずれかを貫通して電気的な接続を図る。ピア116は、絶縁層121、122に形成されたピア孔124、128(図14(A)~図15(E)参照)に設けられた導電膜126、134からなる。ピア孔124、128は、テーパが付された壁面によって形成されてすり鉢状をなしていてもよいし、垂直に立ち上がる壁面によって形成されて円筒状をなしていてもよい。ピア孔124、128に導電体が充填されていてもよいし(フィルドピア)、ピア孔124、128の壁面に導電膜126、134が形成されてもよい(コンフォーマルピア)。

【0129】ピア116は、1層の絶縁層(121又は122)の両面間の電気的な接続を図るものであってもよい。あるいは、2層以上の隣り合う絶縁層(例えば121、122)を併せてなる層の両面間を電気的に接続するものであってもよい(スキップピア)。ピア116は、電極112、配線114、他のピア116のうちいずれかの上に形成される。

【0130】絶縁層120の側面から露出して、複数の端子118が設けられている。本実施の形態では、各端子118は、いずれかの配線114の端部である。配線114が、積層された一対の絶縁層(例えば122、123)間に形成されていれば、端子118も、その一対の絶縁層(例えば122、123)間に形成される。

【0131】複数の端子118は、絶縁層120のいずれか1つの側面のみに露出して形成されていてもよいし、複数の側面に露出して形成されていてもよい。

【0132】少なくとも1つの端子118は、いずれかの電極112に電気的に接続されている。全ての端子118が複数の電極112に電気的に接続されていてもよい。複数の電極112に電気的に接続された複数の端子118同士が電気的に接続されていてもよい。あるいは、電極112に電気的に接続されない複数の端子118同士が電気的に接続されていてもよい。あるいは、GNDに電気的に接続される端子118を、他の部材(例えば放熱部材や補強部材など)に電気的に接続してもよい。

【0133】端子118は、複数列(図13に示す2列に限らず3列以上でもよい)で並んで露出している。すなわち、いずれかの端子118と、他のいずれかの端子118とは、半導体チップ110から異なる高さに位置する。本実施の形態では、複数(3つ以上)の端子118が、千鳥状(千鳥格子状)に並んでいる。このような配列によれば、隣同士の端子118のピッチを大きくすることができる。特に、半導体チップ110の電極112のピッチよりも、端子118のピッチを大きくすることができる。すなわち、電極112のピッチが狭い場合には、本発明を適用することで、ピッチ変換を行うことができる。

【0134】端子118は、絶縁層120の側面から露出していれば、絶縁層120と面一であってもよいし、絶縁層120から窪んでいてもよいし、絶縁層120から突出していてもよい。配線114の端部に、ハンダボールなどのロウ材を設けることで端子118を形成してもよい。

【0135】本実施の形態に係る半導体装置は、上述したように構成されており、以下その製造方法を説明する。図14(A)~図15(E)は、本実施の形態に係る半導体装置の製造方法を説明する図である。図15(E)には、この方法によって製造された半導体装置を、図13に示す半導体装置のXV-XV線断面に対応して示してある。

【0136】図14(A)に示すように、半導体ウエハ40 130を用意する。半導体ウエハ130には、複数の電極112が形成されている。なお、図14(A)には、一部の電極112を省略してある。半導体ウエハ130における電極112を有する面に、絶縁層121を設ける。液状の材料で絶縁層121を形成してもよい。例えば、半導体ウエハ130をスピンコータで回転しながら、絶縁層121の材料をポッティングしても良い。これによれば、絶縁層121を所定の厚さで形成することが容易にできる。絶縁層121は、後述するダイシングラインをまたいで形成する。半導体ウエハ130における電極112が形成された面の全面に絶縁層121を形

成してもよい。

【0137】図14 (B) に示すように、絶縁層121 から電極112を露出させる。予め電極112が露出す るように絶縁層121を形成してもよいが、電極112 を覆うように絶縁層121を形成してから、その一部を 除去してもよい。例えば、絶縁層121における電極1 12上に、ビア孔124を形成してもよい。図14

(B) に示すビア孔124は、すり鉢状をなしている が、円筒状をなしていてもよいし、それ以外の形状であ ってもよい。

【0138】ピア孔124を形成するために、絶縁層1 21は、エネルギー感応性 (例えば感光性) を有するこ とが好ましい。そうすれば、マスク(例えばフォトマス ク)を使用して、ビア孔124を簡単に形成することが できる。あるいは、絶縁層121上に、レジストを形成 してパターニング(露光、現像)し、これをマスクとし て絶縁層121をエッチングしてもよい。

【0139】図14 (C) に示すように、絶縁層121 上に導電膜126を形成する。絶縁層121の表面の全 面に導電膜126を形成してもよい。絶縁層121から 20 電極112が露出しているので、電極112及び絶縁層 121上に導電膜126を形成する。

【0140】導電膜126は、配線114の材料として 前述したもので形成する。例えば、メッキ(特に無電解 メッキ)で導電膜126を形成することができる。

【0141】図14 (D) に示すように、導電膜126 を、ビア116及び配線(図12参照)を含むようにパ ターニングする。例えば、リソグラフィ技術を適用し て、導電膜126をエッチングしてもよい。あるいは、 直接、ビア116及び配線(図12参照)を含むよう に、導電膜126を形成してもよい。その場合には、イ ンクジェットによる吹き付けを適用しても良いし、パタ ーニングされたレジストを形成してから無電解メッキを 施すなどの方法を適用してもよい。

【0142】また、導電膜126は、ダイシングライン 132をまたぐ部分を有するようにパターニングしても よい。こうすることで、ダイシングによって、導電膜1 26の端部を、絶縁層121から露出させることができ る。導電膜126の露出した部分は、端子118とな

【0143】図14(E)に示すように、パターニング された導電膜126上に、絶縁層122を形成する。絶 縁層122は、ダイシングライン132をまたぐように 形成する。絶縁層122は、導電膜126を全て覆って いてもよい。

【0144】図15 (A) に示すように、絶縁層122 にビア孔128を形成する。ビア孔128は、絶縁層1 21に形成されたピア116又は配線(図示せず)上に 形成する。

上に導電膜134を形成し、図15(C)に示すように 導電層134をパターニングし、図15 (D) に示すよ うに、絶縁層123を形成する。その詳細については、 図14(C)~図14(E)を参照して説明した内容が 該当する。

【0146】図15 (E) に示すように、半導体ウエハ 130をダイシングして、個々の半導体装置を得る。こ こで、導電膜126 (導電膜134については図示せ ず)におけるダイシングラインをまたぐ部分が切断され 10 る。その結果、導電膜126の切断面が絶縁層120か ら露出して端子118が形成される。

【0147】本実施の形態によれば、端子118を簡単 に形成することができる。なお、上記製造方法におい て、上述した半導体装置の構成に起因する形状や構造を 得られるように、工程が行われる。また、上記製造方法 では、半導体ウエハ130から複数の半導体装置を製造 したが、半導体チップ110を加工して個々の半導体装 置を製造してもよい。

【0148】図16には、本発明を適用した半導体装置 1を実装した回路基板1000が示されている。回路基 板1000には例えばガラスエポキシ基板等の有機系基 板を用いることが一般的である。回路基板1000には 例えば銅からなる配線パターン1100が所望の回路と なるように形成されていて、それらの配線パターン11 00と半導体装置の端子とを機械的に接続することでそ れらの電気的導通を図る。

【0149】そして、本発明を適用した半導体装置を有 する電子機器2000として、図17には、ノート型パ ーソナルコンピュータ2000が示されており、図18 には携帯電話3000が示されている。

【0150】なお、本実施の形態で使用した半導体チッ プの代わりに電子素子(能動素子か受動素子かを問わな い)を使用して電子部品を製造することができる。この ような電子素子を使用して製造される電子部品として、 例えば、光素子、抵抗器、コンデンサ、コイル、発振 器、フィルタ、温度センサ、サーミスタ、バリスタ、ボ リューム又はヒューズなどがある。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る半導体チップ 40 の断面図である。

【図2】本発明の第2の実施の形態に係る半導体チップ の製造工程の説明図である。

【図3】本発明の第3の実施の形態において、ハンダボ ールを設けた半導体チップを示す断面図である。

【図4】本発明の第4の実施の形態に係る半導体チップ の断面図である。


【図5】本発明の第5の実施の形態に係る半導体チップ の断面図である。

【図6】本発明の第5の実施の形態に係る半導体チップ 【0145】図15 (B) に示すように、絶縁層122 50 を積層してなる半導体装置の一例を示す断面図である。


n	7	
1.	1	


	21			20
【図7】2	本発明の第6の実施の形態に係る半導体チップ		2 0 A	保護膜
の製造工程	星の説明図である。		2 0 B	保護膜
【図8】2	本発明の第7の実施の形態に係る半導体チップ		2 2	側面
の断面図で	である。		2 4	ピアコンコンタクト
【図9】2	本発明の第8の実施の形態に係る半導体チップ		2 8	側面
を積層した	た半導体装置を2個連接した状態を示す断面図		28A	側面
である。			2 8 B	側面
【図10】	本発明の第9の実施の形態に係る半導体チッ		3 0	半導体ウエハ
プの断面図	図である。		3 2	能動素子形成面
【図11】	本発明の第10の実施の形態に係る半導体チ	10	3 4	金属膜
ップを積層	<b>圏してなる半導体装置を基板に実装した状態を</b>		4 0	半導体チップ
示す断面図	図である。		4 0 A	半導体チップ
【図12】	本発明の第11の実施の形態に係る半導体チ		4 0 B	半導体チップ
ップの断詞	面図である。		4 2	能動素子形成面
【図13】	本発明の第11の実施の形態に係る半導体チ		4 4	電極パッド
ップの側面	面図である。		4 6	端子材
【図14】	本発明の第11の実施の形態に係る半導体チ		4 8	保護膜
ップの製造	告工程の説明図である。		48A	保護膜
【図15】	本発明の第11の実施の形態に係る半導体チ		5 0	側面
ップの製造	<b>造工程の説明図である。</b>	20	5 4	端子
【図16】	本発明を適用した実施の形態に係る回路基板		5 6	端子
を示す図で	であり、		5 6 A	端子
【図17】	本発明を適用した実施の形態に係る電子機器		5 6 B	端子
を示す図で			5 8	側面
【図18】本発明を適用した実施の形態に係る電子機器			5 8 A	側面
を示す図で	である。		5 8 B	側面
【符号の記			6 6	半導体ウエハ
1 0	半導体チップ		7 0	半導体チップ
1 0 A			7 2	能動素子形成面
1 0 B	半導体チップ	30	7 4 A	端子
1 2	電極パッド		7 4 B	端子
1 2 A	電極パッド		7 4 C	端子
1 2 B	電極パッド			ピアコンタクト
1 4	端子		7 6 B	ピアコンタクト
1 4 A	端子		7 8 A	電極パッド
1 4 B	端子		7 8 B	電極パッド
1 6 A	露出部		8 0 A	保護膜
1 6 B	露出部		8 0 B	保護膜
1 8	能動素子形成面		8 0 C	保護膜
2 0	保護膜	40		


【図16】














フロントページの続き

(51) Int. C1. 7

識別記号

FΙ H 0 1 L 25/08

テーマコード(参考)

H 0 1 L 25/07

25/18

F ターム(参考) 5F033 HH07 HH08 HH11 HH13 HH17 HH18 HH19 HH23 JJ01 JJ07 HH18 HH19 HH23 JJ01 JJ18 JJ18 JJ19 JJ18 JJ19 JJ23 KK07 KK08 KK09 KK11 KK11 KK13 KK17 KK18 KK19 KK23 MM18 NN32 PP00 PP27 PP28 QQ08 QQ09 QQ34 RR21 RR22 RR23 RR27 SS10 SS21

**VV07**